Projetos de Pesquisa

2015 – Atual

CDO-CMOS: CIRCUITOS DIGITAIS OTIMIZADOS PARA PROCESSAMENTO DIGITAL DE SINAIS E CODIFICAÇÃO DE VÍDEO

Descrição: Neste projeto de pesquisa, as técnicas de redução de potência serão aplicadas às classes de algoritmos das áreas de Processamento Digital de Sinais e Codificação de Vídeo. O trabalho buscará explorar a viabilidade de diferentes alternativas de arquiteturas específicas para algoritmos destas áreas. Os circuitos e arquiteturas integrados a serem desenvolvidos neste projeto têm aplicação nas seguintes áreas: -i) Desenvolvimento de arquiteturas dedicadas para algoritmos de filtragem adaptativa; -ii) Técnicas de decomposição de coeficientes para otimização de arquiteturas DSP; -iii) Projeto e utilização de operadores aritméticos eficientes com computação precisa e imprecisa para arquiteturas de circuitos DSP e de Codificação de Vídeo. As técnicas relevantes de projeto de sistemas integrados CMOS que serão exercitadas pelo grupo de pesquisa incluem: -técnicas para partilha máxima de termos parciais em operações MCM (Multiple Constant Multiplication) e CMM (Constant Matrix Multiplication); -técnicas de projeto de arquitetura e circuito integrado para transformadas aplicadas aos processamentos de sinais e vídeo; -técnicas de projeto de arquiteturas dedicadas para algoritmos de filtragem adaptativa; -técnicas de projeto de operadores aritméticos eficientes para utilização em arquiteturas dedicadas de circuitos DSP e Codificação de vídeo com computações precisa e imprecisa.

Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Graduação: (1) / Mestrado acadêmico: (2) / Doutorado: (1)

Integrantes: Eduardo Antonio César da Costa – Coordenador / Sergio Bampi – Integrante / Sérgio José Melo de Almeida – Integrante / Sidinei Ghissoni – Integrante.

2014 – Atual

PROTOTIPAÇÃO DE ARQUITETURAS DEDICADAS DE FILTRAGEM ADAPTATIVA PARA PROCESSAMENTO DE SINAIS BIOLÓGICOS

Descrição: Este trabalho de pesquisa propõe a implementação de arquiteturas dedicadas para algoritmos de filtragem adaptativa. Este trabalho de pesquisa procurará alternativas arquiteturais para a implementação deste algoritmo de filtragem adaptativa baseadas nas estruturas dos algoritmos LMS (Least Mean Square), sua versão normalizada – NLMS, que serão prototipadas em dispositivo FPGA. Os resultados obtidos pelas arquiteturas serão comparados com os resultados obtidos no modelo teórico da ferramenta MATLAB. Deverá ser observado, quão próximo dos resultados com o modelo do MATLAB estarão os resultados obtidos pelas arquiteturas desenvolvidas, levando-se em conta a diferença numérica das operações, que serão realizadas em ponto flutuante no MATLAB (o que proporciona uma maior precisão nos resultados) e que serão realizadas em ponto fixo e ponto flutuante nas arquiteturas desenvolvidas.

Situação: Em andamento; Natureza: Pesquisa.
Alunos envolvidos: Mestrado acadêmico: (1)

Integrantes: Eduardo Antonio César da Costa – Coordenador / Sérgio José Melo de Almeida – Integrante.
Financiador(es): Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul – Auxílio financeiro.

2013 – Atual

Projeto e Implementação de Operadores Aritméticos Eficientes para Arquiteturas Dedicadas de Processamento Digital de Sinais e Codificação de Vídeo do Padrão H.264/AVC

Descrição: O projeto aborda o estudo e a implementação de técnicas de redução de potência no desenvolvimento de subsistemas digitais, com foco específico nos operadores aritméticos implementados em CMOS, que são tipicamente utilizados no datapath dos processadores da área de Processamento Digital de Sinais (DSP Digital Signal Processing) e blocos de codificação de vídeo do padrão H.264/AVC. Em particular, o projeto foca o emprego de operadores aritméticos eficientes em arquiteturas de algoritmos dessas duas áreas, com o objetivo de investigar o impacto em desempenho e consumo de potência que a aplicação destes operadores pode causar nas arquiteturas dedicadas. Serão investigadas novas arquiteturas de circuitos multiplicadores array para operações com sinal e que agreguem um bom aspecto de regularidade. Também será estudado o processo de codificação dos sinais para a obtenção de módulos aritméticos eficientes em termos de potência que operem diretamente com esses códigos. O objetivo não consiste somente na redução da atividade de chaveamento nos barramentos de dados, mas também a minimização da complexidade da lógica combinacional dos módulos. Outras técnicas para o aumento de desempenho dos multiplicadores, tais como a aplicação de somadores eficientes nas linhas de produtos parciais e a técnica de pipeline para a redução do caminho crítico e da atividade de glitching, também serão alvo deste trabalho. Outro ponto do trabalho envolve o estudo e a implementação de operadores aritméticos com computação imprecisa, ou seja, explorando alguns critérios de erro na operação, buscando a economia de energia por operação. Os operadores aritméticos implementados neste trabalho serão usados em arquiteturas das áreas de Processamento de Sinais e codificação de vídeo do padrão H.264/AVC, tais como filtros digitais, Transformada Rápida de Fourier, Transformadas de Hadamard e Discreta do Cosseno e bloco de Estimação de Movimento.

Situação: Em andamento;
Natureza: Pesquisa.
Alunos envolvidos: Graduação: (2) / Mestrado Acadêmico: (1) / Doutorado: (1)

Integrantes: Eduardo Antonio César da Costa – Coordenador / Sergio Bampi – Integrante / Sérgio José Melo de Almeida – Integrante.
Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico – Auxílio financeiro.